在神经网络加速器与SOC芯片设计的教程视频中，访存模块和内部总线被阐释的越来越深入。加速器中的存储模块在神经网络加速器中起着至关重要的作用。存储模块的性能直接影响到加速器的整体性能。因此，在设计加速器时必须充分考虑存储模块的设计和优化。

访存模块通常包括存储器单元、存储器控制器和存储器接口。存储单元用于存储神经网络的参数和中间计算结果。存储器控制器负责管理存储器的读写操作，确保数据能够按时传输到计算单元进行计算。存储器接口则负责将存储器中的数据和计算单元进行连接，保证数据能够顺利传输。

在内部总线方面，加速器中的内部总线用于连接存储模块、计算单元和其他模块。内部总线的设计需要考虑数据传输的带宽、延迟和功耗等因素。合理设计内部总线可以提高加速器的整体性能，加速数据传输速度，同时降低功耗和延迟。

神经网络加速器与SOC芯片设计的教程视频还介绍了加速器中的数据流控制模块、计算单元和调度器等模块的设计原理和优化方法。这些模块协同工作，实现神经网络计算的加速，提高计算效率和性能。

总的来说，加速器中的访存模块和内部总线的设计对于神经网络加速器和SOC芯片的设计至关重要。通过合理设计访存模块和内部总线，可以提高加速器的性能，加快数据处理速度，实现高效的神经网络计算。深入了解加速器中的访存模块和内部总线设计原理对于加速器和SOC芯片的开发和优化具有重要意义。