一、为什么高频电路必须进行阻抗控制？

在高速与高频信号系统（如DDR、USB 3.x、PCIe、SerDes、5G射频前端）中，信号传输已经不再是“导线传输”，而是传输线模式。
当信号边沿速度足够快，线路长度接近或超过信号上升时间所对应的传输距离时，就会产生以下问题：

• 反射（Reflection）

• 丢包 / 眼图塌陷

• 信号畸变与时序偏移

• EMI/EMC恶化

• 串扰与噪声耦合

其本质原因是 阻抗不连续。

当传输线阻抗与源端、负载端不匹配时，信号能量发生反射，导致信号完整性（SI）严重下降。

因此，PCB设计必须保证：

传输线特性阻抗 = 负载阻抗 ≈ 驱动端设计阻抗

例如：

• 单端阻抗：50Ω、60Ω、75Ω

• 差分阻抗：90Ω、100Ω、110Ω

这就是 阻抗控制设计（Impedance Control） 的核心目标。

二、PCB特性阻抗的基本构成

PCB走线不是单纯的铜线，而是由以下结构形成传输线：

• 信号线

• 参考平面（GND 或 Power）

• 覆铜介质（FR-4 / 高频材料）

• 绝缘层厚度

• 铜厚

• 线宽 / 线距

不同结构会形成不同类型传输线：

带状线抗干扰能力更强，但加工难度与成本更高。

三、影响特性阻抗的关键设计参数

阻抗由多种几何与材料参数共同决定：

1️⃣ 线宽（W）

线宽越大 → 阻抗越小
线宽越小 → 阻抗越大

2️⃣ 介质厚度（H）

信号层到参考平面距离

距平面越远 → 阻抗增大
越接近平面 → 阻抗降低

3️⃣ 介电常数（Dk / Er）

FR-4 ≈ 4.2～4.8
高速材料（Megtron / Rogers）≈ 2.7～3.5

Dk 越大 → 信号传播慢、阻抗更小

4️⃣ 铜厚（T）

铜越厚，边沿效应越明显，阻抗显著下降

5️⃣ 焊阻（Solder Mask）

顶层微带线被油墨覆盖时

等效介电常数提高 → 阻抗下降 3%～10%

6️⃣ 差分间距（S）

用于差分阻抗设计

S 越小 → 耦合增强 → 差分阻抗下降

四、常见阻抗控制目标值（行业标准）

不同芯片厂商规范略有差异，以 Datasheet 为准。

五、阻抗计算与仿真方法

⚙ 常用计算方式

• Polar / Si9000 模型

• Saturn PCB Tool

• ADS / HyperLynx / SIwave

• 厂家 Stack-up + 工艺校准

经验公式仅供初步估算
最终阻抗以PCB厂商仿真为准

六、阻抗控制的PCB层叠设计

示例高速板层叠（8层）

L1  — 信号L2  — GNDL3  — 信号L4  — PowerL5  — GNDL6  — 信号L7  — PowerL8  — GND

要点：

• 高频信号必须有连续参考平面

• 差分对放同层

• 优先选择 stripline 结构用于高速信号

• 禁止跨平面回流路径

七、阻抗不连续的典型问题与优化

❌ 易导致阻抗突变的设计

• 走线宽度突变

• 走线层切换、多过孔串联

• 未贴近参考平面的跨层返回路径

• 差分不等长、不对称

• BGA 出口结构无缓变

• 铜皮岛屿悬空

• 焊盘未减铜 / 防焊覆盖差异

✅ 优化原则

• 过孔使用 Back-Drill 回钻

• 阻抗过孔采用 反焊盘（Antipad）

• 差分走线等长、等阻、等环境

• 走线优先直线，转角采用 45° 或圆弧

• 微带线避免油墨覆盖差异

• 高频线避免在电源层上方跨割

八、工艺与制造过程中的阻抗控制

PCB厂控制手段包括：

• 厚铜电镀偏差补偿

• 压合介质厚度公差校正

• 化学蚀刻补偿

• 真实板样 TDR 测试

常用测试方式：

• TDR 阻抗测试

• 飞针阻抗扫描

• 批次样本阻抗认证

九、典型应用案例分析