在设计和布局时钟电路的PCB时，以下是一些常见的要求和注意事项：

1. 时钟信号线：时钟信号线应尽量短，避免走线过长引起信号失真和干扰。时钟信号线应尽量与其他信号线分开布局，以减少串扰。

2. 地线：时钟电路的地线应尽可能宽且短，以降低地线阻抗和减少地回流路径的干扰。同时，时钟电路的地线应与其他信号线的地线分开布局，避免共享地线引起的干扰。

3. 电源线：时钟电路的电源线应尽量稳定和低噪声。使用降噪电容器和滤波电感器来减少电源噪声和纹波。电源线应与时钟信号线和其他信号线分开布局，以减少干扰。

4. 时钟缓冲器：对于高频时钟信号，使用适当的时钟缓冲器来提供更好的信号驱动能力和抗干扰能力。时钟缓冲器应尽可能靠近时钟源和时钟接收器。

5. 差分信号：对于差分时钟信号，布局时应保持差分对的长度相等，以保持信号的平衡和抗干扰能力。差分信号线应尽量与其他信号线分开布局，以减少串扰。

6. 终端阻抗匹配：时钟信号线的终端阻抗应与驱动器和接收器的特性阻抗匹配，以减少信号反射和功耗。

7. 信号层分离：将时钟信号线和其他信号线分别布局在不同的信号层上，以减少信号串扰和干扰。

8. 信号层引地：在时钟信号线的上下方分别引入地平面，以提供良好的信号屏蔽和地回流路径。

9. 信号层分割：将时钟信号线和其他信号线分割成小段，并使用合适的绕线方式，以减少信号走线长度和串扰。

10. 电磁兼容性（EMC）：在设计时钟电路的PCB时，应考虑电磁兼容性，包括减少辐射和提高抗干扰能力。可以采用屏蔽罩、地平面和滤波器等技术来减少电磁干扰。

以上是一些常见的时钟电路PCB设计布局布线要求。具体的设计还需要根据实际情况和设计要求进行调整和优化。